Text this: Verilog HDL synthesis :